# 4-6 大規模単一磁束量子論理回路設計基盤技術

# 4-6 Design Infrastructure of Large-scale Single-flux-quantum Logic Circuit

寺井 弘高 王 鎮 TERAI Hirotaka and WANG Zhen

#### 要旨

単一磁束量子(SFQ)論理回路は、電子の波動性を制御して動作する量子効果デバイスである。磁束量 子の動きを制御するのに要するエネルギーは極めて小さく、結果として超高速かつ低消費電力での動作 が可能となっている。我々はこれまで基幹系ネットワーク向けのハイエンドルータ等への応用を念頭に 置き、大規模 SFQ 回路を実現するための設計基盤の構築に取り組んできた。これまでに5,000 個を超え るジョセフソン接合を含むネットワークスイッチ回路の30 GHz以上での動作実証に成功し、我々の開発 した設計手法が大規模 SFQ 回路の設計に有効であることが示された。

Single-flux-quantum (SFQ) circuit is a quantum effect device operating by controlling the wave nature of electron. The energy required for the control of SFQ motion is quite low, which enables high-speed logic operation with low power consumption. We have constructed design environment of the large-scale SFQ circuit to apply high-end router in the backbone network. We have so far succeeded to demonstrate the perfect operation of the network switch circuit consisting of more than 5000 Josephson junctions at 30 GHz, showing the availability of our design methodology of large-scale SFQ circuits.

[キーワード]

単一磁束量子,集積回路,ジョセフソン接合,ネットワークデバイス,セルベース設計 Single-flux-quantum, Integrated circuit, Josephson junction, Network device, Cell-base design

### 1 まえがき

現在の高度情報社会を支えているのは紛れも なく半導体集積回路技術である。その動作クロ ック周波数は既に3 GHzを超え、集積度も1チッ プ当たり1億トランジスタに達している。このよ うな半導体集積回路技術の進化を支えてきたの は、スケーリング則と呼ばれる CMOS (相補的金 属 - 酸化物 - 半導体)回路における法則である。 スケーリング則とは、素子の寸法を1/kに縮小す ると、集積度がk<sup>2</sup>、消費電力が1/k<sup>2</sup>、遅延が1/k に改善するという法則である[1]。しかしながら、 最近このスケーリング則にも限界が見え始めて いる[2]。それは単に小さくするという技術的な 限界ではなく、微細化に伴う量子効果の顕在化 など動作の本質にかかわる限界である。単一磁 束量子 (SFQ) 論理回路は、このような半導体集 積回路の限界を打破する全く新しい動作原理に 基づく量子効果デバイスである。

## 2 SFQ回路の動作原理

SFQ回路の動作原理概略図を図1に示す。SFQ 回路は超伝導体で形成したループに入る磁束が 量子化される性質を利用して動作する。ループ への磁束量子の出し入れはジョセフソン接合と 呼ばれる素子をループに作り込むことで実現さ れる。ジョセフソン接合は超伝導電子対のトン ネル現象を利用した素子で、ここでは高速でオ ン・オフするスイッチと考えればよい。図1にお いて、ループに磁束量子がない状態で左側のジ ョセフソン接合がオフ(定常状態ではオン)する



と、磁束量子が一つループに入り"1"状態にな る。このループに保持された磁束量子は右側の ジョセフソン接合がオフすると磁束量子を出力 して、磁束量子のない"0"状態に戻る。このよ うに磁束量子を情報担体とし、超伝導ループを 組み合わせることであらゆるディジタル演算を 行うことができるのである[3]。

なぜ超伝導ループ内で磁束が量子化されるの か。それは電子の波動性と密接に関係している。 超伝導体内部では電子は波として振る舞うため、 ループを1周すると電子の位相は必ず2πの整数 倍になっている。磁束量子が一つループに保持 された状態は、このループ1周での電子の位相が 2πの状態に対応している。つまり、磁束量子と 電子の位相は双対の関係にあり、SFQ回路は電 子の位相を制御して動作する量子効果デバイス ということができる。CMOSに代表される半導 体集積回路が電子の粒子的振る舞いを制御 して動作するのに対して、SFQ回路では電子の 波としての性質を積極的に利用している点なの である。

#### 3 電子デバイスの性能比較

#### 3.1 電力・遅延積(エネルギー)

量子効果を利用しているからといって必ずし も電子デバイスとして性能が優れているという 保証はない。そもそも電子デバイスの優劣は何 により決まるのか。高速(遅延が小さい)かつ低 消費電力で動作するほど優れた電子デバイスと いえるが、それはつまり電力と遅延の積である エネルギーが小さいということにほかならない。 消費電力を度外視すれば、高速で動作する半導 体素子は幾らでも存在する。例えば、バイポー ラ系トランジスタや HEMT (High Electron Mobility Transistor)が高速で動作するのは今に 始まった話ではない。にもかかわらず、圧倒的 にCMOSがディジタル演算素子として普及して いるのはその低消費電力性のためである。つま り、電力・遅延積(エネルギー)でCMOSを下回ら なければディジタル演算素子として生き残る道 はないのである。

図2にデバイスの遅延を縦軸、トランジスタ1 個(ジョセフソン接合1個)当たりの消費電力を 横軸とした電力・遅延マップを示す。SFQ回路を 含めた代表的な低消費電力系デバイスのおおよ その位置をプロットしている。図2において左上 から右下にかけてのラインがエネルギー(電力・ 遅延積)が一定のラインである。エネルギーはこ れまでの議論では小さいほどよいということだ ったが、安定した(エラーのない)論理演算を行 うためには熱雑音( $k_{\rm B}T: k_{\rm B}$ はボルツマン定数、T は動作温度)より十分に大きい必要がある。図2 において、CMOS回路は室温における熱雑音限 界ライン(赤線)より現時点でかなり右側にいる。





一方、電子1個を使って動作する単電子トランジ スタ(SET)[4][5]は、現時点では4.2Kでの熱雑 音限界(青線)よりも左側に位置し極低温環境で しか動作しない。SFQ回路は電力・遅延マップ上 でこれら二つのデバイスの中間付近に位置して いる。問題は今後どうなるかである。CMOSは スケーリング則に従って遅延もゲート当たりの 消費電力も減少を続けてきたが、スケーリング 則に破綻が見え始めた現在、どこまで熱雑音限 界に接近できるのか予断を許さない状況である。 一方、SET は全く逆で熱雑音限界の右側を目指 している。サブナノメータまで微細化すれば室 温でも動作可能と考えられているが、克服すべ き技術的課題は多い[6]。このように見てくると、 SFQ回路の電力・遅延マップ上での位置は極めて 魅力的であることが分かる。動作温度こそ4.2K ではあるが、既に熱雑音限界付近に位置し、 CMOSやSETが目指す位置にいるといえる。

#### 3.2 動作速度

動作速度だけでディジタル演算素子としての

性能は評価できないが、一つの性能指標にはな る。CMOS回路の動作速度は電荷の充放電時間 で決まる。図3a)に示すように、ゲート間の水路 に水をためる様子を想像すると分かりやすい。 この時、充放電時間はデバイスの容量と抵抗の 積(CR時定数)で与えられ、130ナノメートル・テ クノロジーノードで数百ピコ秒である。チャネ ル長を短くする、あるいはチャネル材料の移動 度を上げるなどしてCR時定数を更に小さくする ことは可能である。しかし、トンネル電流(リー ク電流)の増大など量子効果の顕在化によりスケ ーリング則そのものが成り立たなくなりつつあ る現在、消費電力(特にオフ時の電力)の増加を 抑えつつどこまでCR時定数を低減できるのか今 後の動向が注目される[7]。

一方、SETは電子のトンネル現象を利用した 量子効果デバイスであるが、電荷の充放電時間 で遅延が決まるという点ではCMOSと同じであ る。CMOSとの違いは電子1個(水に例えると一 滴の水)の充放電で動作する点である。ただし、 SETは素子が高インピーダンスであるためCR時



定数は一般に大きい。つまり、図3a)の絵に例え るなら、一滴の水がなかなか蛇口からこぼれ落 ちないのがSET なのである。

SFQ回路の動作速度はCMOSやSETと違い電 荷の充放電に依存しない。図3b)に示すように、 SFQ回路では磁束量子がゲート間をボールのよ うに移動する。磁束量子の移動には常にその時 間積分が磁束量子となる電圧信号(時間幅数ピコ 秒の電圧パルス)が伴う。このようなバリスティ ックな信号伝送は光デバイスに似た特徴であり、 実際磁束量子はほぼ光と同じスピードでチップ 内を移動する。つまり、SFQ回路は光デバイス の高速性と半導体デバイスの機能性を同時に兼 ね備えた電子デバイスということができる。

SFQ回路の動作速度をより正確に議論するには ゲート間の遅延だけでなく、ゲート内の遅延も 考慮に入れる必要がある。ゲート内の遅延時間 はジョセフソン接合のスイッチング時間に依存 し、接合の面積が小さいほど原理的に高速化す る。現在、NEC標準プロセス<sup>[8]</sup>と呼ばれる最小 寸法2.0 µm 程度の加工技術水準で、ジョセフソ ン接合のスイッチング時間は3~4 ps程度であ る。論理ゲート内で入力から出力までにスイッ チするジョセフソン接合数は3~4個なので、遅 延時間としては9~16 ps程度となる。これにゲ ート間の遅延を加えた遅延で動作速度が決まる。 現時点では、50 GHz程度(20 psの遅延時間に相 当)の動作速度が限界であるが、ジョセフソンの 面積をサブミクロン領域まで微細化すれば100 GHzの動作速度は十分に達成可能である。

### 4 SFQ回路の応用と課題

SFQ回路の応用を考えるとき、動作温度が極 低温(4.2 K)であることを考慮する必要がある。 つまり、常に冷凍機が付属するため、汎用性の ある応用には向かない。これまでに提案、研究 が行われている例を挙げる。

- ハイエンド機器(ルータ、サーバ、コンピ ューティング等)
- (2) AD (アナログ/ディジタル) コンバータ
- (3) 量子ビット制御回路
- (4) 各種超伝導センサの信号処理回路

(1)については、10 Tbpsを超えるような基幹 系ネットワークのルータでは、年間の消費電力 は数億円に達すると予想されており、SFQ回路 技術を導入すれば、同じ性能を冷却込みで1/100 以下の消費電力で実現できる可能性がある。日 本ではルータ、サーバ等のネットワークデバイ ス[9][10]、米国ではハイエンドコンピューティン グを目指した研究が行われている[11][12]。(2)に ついても、世界的に活発に研究が行われており、 主にソフトウェア無線ベース基地用の高性能な ADコンバータを目指している [13][14]。(3)につ いては、磁束量子を用いて量子ビットを実現で きることが実証されており、同じ磁束量子を使 うSFQ回路でその制御を行おうという試みであ



る。(4) については、センサ部分で冷凍機が使わ れるという境界条件があるため、SFQ回路にと って実用化という観点で最も現実性のある応用 といえる。

目指す応用でかなりの差はあるものの、いず れの応用を考えても回路規模は現時点の技術水 準で5×5mm<sup>2</sup>のチップに集積化が可能なジョセ フソン接合数2万個程度かそれ以上であり、その ように大規模なSFQ回路をいかにして設計する かは大きな技術的課題である。また、アナログ デバイスとして10 GHz以上の周波数帯で動作す る半導体デバイスは既に存在するが、数10 GHz もしくはそれ以上のクロック周波数で動作する 大規模なディジタル回路をいかにして設計する かは極めて挑戦的な課題である。

## 5 セルベース法による大規模 SFQ 回路設計

大規模なSFQ回路を効率よく設計するために セルベース法を導入した。セルベース法とは、 論理ゲートごとにその動作、遅延情報、マスク レイアウトなどをセルライブラリに登録し、そ のライブラリを使用して回路設計を行う手法で ある。半導体回路では一般的な手法だが、SFQ 回路は動作原理が異なるため、半導体の手法を そのまま流用することはできない。図4に我々が 開発したSFQセルライブラリの構造と設計フロ ーを示す。SFQセルライブラリの開発は、情報 通信研究機構、NEC基礎研究所、名古屋大学、 横浜国立大学と共同で行われ、CONNECT (<u>Cooperation of Nagoya Univ., NEC, CRL and</u> Yokohama National Univ. <u>Team</u>) セルライブラリ と命名した[15]。

設計はCADENCE社のCAD (Computer Aided Design) ツール環境で行われ、まずスケマティッ クエディタ上でセルの種類と大きさを識別する ためのSymbolという Viewを並べて回路を構成 する。各々のセルは、Symbolのほかにも様々な Viewを持っていて、例えばSchematicという Viewには主にジョセフソン接合とインダクタン スから構成される最もプリミティブな等価回路 が記述されている。スケマティックエディタ上 でSymbolを並べるだけで、ジョセフソン接合を 含むプリミティブな回路のネットリストを自動 的に生成することも可能である。しかしながら、



#### 🤄 特集 🔵 関西先端研究センター特集

このようなプリミティブな回路のシミュレーション(アナログシミュレーションと呼ぶ)には膨 大な時間を要するため、大規模な回路について はタイミングシミュレーションという別な手法 を取り入れて動作チェックを行っている。タイ ミングシミュレーションは、各々のセルについ てアナログシミュレーションから抽出したタイ ミングパラメータを基に行われる。タイミング パラメータの記述には Verilog-XL とよばれるハ ードウェア記述言語を使用した。セルベース法 の究極的な到達点は、回路設計者が SFQ 回路で あることをほとんど意識することはなく、SFQ 回路の設計をできるようにすることである。



セルベース設計で重要な点は、いかにプリミ ティブな回路のパラメータ(具体的にはジョセフ ソン接合の臨界電流値やインダクタンスなど)を 最適化するかである。我々は名古屋大学で開発 されたSCOPEと呼ばれる最適化ツールを用いて パラメータの最適化を行い、すべてのセルで動 作マージン±25%以上を確保することに成功し た。図5にSFQセル(Ex-ORゲート)の顕微鏡写 真を示す。セルは矩形でその寸法は40 µmで規 格化されている。また、他のセルとの接続を考 慮して、信号の入出力ポートの位置が決められ ている。このセルに含まれるジョセフソン接合 数は11 個で、他の論理セルについてもおおむね 10個前後のジョセフソン接合で構成されている。

# 6 ネットワークスイッチ回路の動 作実証

インターネットの普及や近年のブロードバン ド化により基幹系ネットワークのトラフィック は増加の一途をたどっている。光ファイバー及 び波長分割多重伝送技術により、膨大な量の情 報を伝送することは可能となっているが、電気 的処理を必要とするルータなどが今後大容量ネ ットワークを実現する上でのボトルネックとな る可能性がある。我々はこのような基幹系ネッ トワーク向けの大容量ルータを実現するための キーコンポーネントとしてSFQ回路を位置付け、 SFQネットワークスイッチ回路の設計を行って きた。

今回採用したタンデムバンヤン型スイッチフ ァブリックを図6に示す[16][17]。構成要素はセル フルーティングでパケットを所望の出力ポート に転送するバンヤンネットワーク、パケットに 付加されたフラグ情報により2方向にパケットを 振り分ける TMC 回路、出力バッファというシン プルな構成である。バンヤンネットワーク内で パケットが衝突した場合、どちらか一方のパケ ットは必ず誤ったポートに出力されることにな るが、衝突が発生した時点で誤った方向に転送 されたパケットにはそのことを示すフラグを付 けておく。このフラグをTMCでチェックし、正 しく転送されたパケットは出力バッファに転送 され、それ以外のパケットは2段目のバンヤンネ ットワークへ転送される。この課程を何度か繰 り返すことですべてのパケットが所望の出力ポ ートに転送される。

バンヤンネットワークは2×2スイッチと呼ば れる2入力、2出力を持つスイッチを並べた構成 で、各々の2×2スイッチはアドレスデコーダを 持つためセルフルーティングスイッチとして機 能する。アドレスデコーダが内蔵されている分、 2×2スイッチーつ当たりの回路規模は大きくな るが、スイッチ全体を制御する複雑な回路が不 要で、スイッチ規模のスケーラブルな向上が容 易である。

図7に今回動作に成功した回路のブロック図を





図7 ネットワークスイッチ回路のブロック図

示す。チップはNECのNb標準プロセス[8]を用 いて作製された。回路は2×2スイッチーつと、 TMC二つを組み合わせた回路で、タンデムバン ヤン型スイッチファブリックの最小ユニットで ある。この回路には高速(約20 GHz~40 GHz) のクロック発生回路と、データストレージ用の シフトレジスタが同一チップ上に集積されてい て、高速での動作実証が可能となっている。回 路全体で約200個の論理ゲートからなり、使用し たジョセフソン接合の数は5250個である。

このネットワークスイッチ回路には、パケッ トが衝突した際の制御や、パケットの優先制御 など高度な機能も含まれている。このような機 能がすべて正常に動作するかテストした結果、 すべてのテストパターンで正常な動作が確認さ れた。図8に回路の正常動作領域の動作周波数依 存性を示す。グレーの部分が正常動作領域で、 動作周波数20 GHz付近での動作マージンは ±6%程度である。周波数の増加とともにタイミ ングエラーによるマージンの縮小が見られるも のの、30 GHzで正常に動作していることが確認 された。

# 7 むすび

SFQ回路は電子の波としての性質を利用した



量子効果デバイスであり、半導体デバイスの機 能性と、光デバイスの高速性を兼ね備えている。 様々な応用が期待されているが、大規模回路の 動作実証が当面の課題であった。産官学の協力 でSFQセルライブラリを構築し、セルベース設 計法の開発を行った。その結果、ジョセフソン 接合5250個を含むネットワークスイッチ回路の 30 GHzでの高速動作を実証し、我々の開発した 設計手法が大規模SFQ回路の設計に有効である ことが確認された。CMOS以外の低消費電力系 デバイスでこの規模の回路が動作した例はほと んどなく、SFQ回路がポストCMOSデバイスの 有力候補であることが実証された。

#### 参考文献

- 1 榎本忠儀、CMOS集積回路、培風館、1996.
- 2 日経エレクトロニクス4月26日号
- 3 K. K. Likharev, and V. K. Semenov, IEEE Trans. on Appl. Supercond., Vol. 1, 3, 1991.
- 4 K. K. Likharev, IEEE Trans. Magn. MAG-23, 1142, 1987.
- 5 J. R. Tucker, J. Appl. Phys. 72, 4399, 1992.
- 6 K. K. Likharev, PROCEEDINGS OF THE IEEE, Vol. 87, 606, 1999.
- 7 応用物理学会誌、Vol. 72, No. 9.
- 8 S. Nagasawa, Y. Hashimoto, H. Numata, and S. Tahara, IEEE Trans. on Appl. Supercond., Vol. 5, 2447, 1995.
- 9 H. Terai, Y. Kameda, S. Yorozu, A. Kawakami, N. Yoshikawa, and Z. Wang, Physica, C 392-396, 1485, 2003.
- 10 Y. Kameda, S. Yorozu, H. Terai, and A. Fujimaki, Jpn. J. Appl. Phys., Vol. 42, 2163, 2003.
- 11 P. Bunyk, M. Leung, J. Spargo, and M. Dorojevets, IEEE Trans. Appl. Supercond., Vol. 13, 433, 2003.
- 12 M. Dorojevets and P. Bunyk, IEEE Trans. on Appl. Supercond., Vol. 13, 446, 2003.
- 13 A. Fujimaki, K. Nakazono, H. Hasegawa, T. Sato, A. Akahori, N. Takeuchi, F. Furuta, M. Katayama, and H. Hayakawa, IEEE Trans. on Appl. Supercond., Vol. 11, 318, 2001.
- 15 E. B. Wikborg, V. K. Semenov, and K. K. Likharev, IEEE Trans. on Appl. Supercond., Vol. 9, 3615, 1999.
- 16 S. Yorozu, Y. Kameda, S. Tahara, H. Terai, A. Fujimaki, and T. Yamada, Physica, C 378-381, 1471, 2002.
- 17 F. Tobagi, T. Kwok, and F. Chiussi, IEEE J. Sel. Areas Commun., Vol. 9, 1173, 1991.
- 18 H. Terai, Y. Kameda, S. Yorozu, and Z. Wang, Supercond. Sci. Technol., Vol. 14, 1060, 2001.



**等弁式** 基礎先端部門関西先端研究センター超 伝導エレクトロニクスグループ主任研 究員 博士 (ユーー) 超伝導エレクトロニクス



王 鎮(WANG Zhen)

基礎先端部門関西先端研究センター超 伝導エレクトロニクスグループリーダ 博士 (工学) \_ 超伝導エレクトロニクス

