893拓ひらく●フロンティア研究分野なる。このため室温で励起されるホール濃度が極めて低くなり、LED電流注入時のキャリア注入効率（Carrier Injection Efficiency: CIE）が著しく低下してしまう。深紫外LED最大の課題は極めて低い光取出し効率の問題であるが、この低CIEについても重要な技術課題の一つとなっている。令和2年度の主な取組の一つとして、理論・実験の両面のアプローチから、この深紫外LEDの低CIEの問題を解決するための研究を実施した。図1に理論・実験両面の解析で用いた深紫外LEDのバンドダイヤグラム及びデバイス構造断面模式図を示す。n側から電子が、反対のp側からホールが注入され、中央の活性層領域の多重量子井戸構造（Multiple quantum wells: MQWs）で両者が再結合し発光する。低CIEの原因の一つとして、電子が再結合する前にMQWs外のp領域に散逸してしまうスピルオーバー現象がある。この問題を防ぐためにMQWsとホール注入層（Hole injection layer: HIL）との間にAl組成比をより高めた電子ブロック層（Electron-blocking layer: EBL）を配置することが一般的である。この伝導帯へ電子障壁を作る手法により、電子スピルオーバーは大幅に改善される。しかしその一方で、このEBLの導入は同時に価電子帯にもポテンシャル障壁を形成してしまい、MQWsへのホール注入効率の低下をもたらしてしまう。このトレードオフの問題と大きな活性化エネルギーに基づくホール注入層（高Al組成比）の低ホール濃度が、深紫外LEDの低CIEの主要因であった。本研究では、この問題を改善するため、深紫外LEDの半導体エピタキシャル層構造の新規設計手法を提案し、結晶歪ひずみを意図的に導入することで、ピエゾ電界を局所的に制御し、キャリア注入効率（CIE）を劇的に向上させることに成功した。結晶の歪み緩和量については、各層の格子定数差と膜厚で制御し、ラマンシフト解析により定量化した。図2に深紫外LEDデバイス断面構造における電界分布とホール濃度の理論計算結果を示す。歪み導入ピエゾ電界により、HIL/EBL界面においてマイナス方向の大きな電界を発生させ1019cm3以上の局所的な高ホール濃度を実現できることを明らかにした。このHIL/EBL界面における極めて豊富なホール濃度は、MQWs領域へのホール注入を促進する。これにより、MQWs領域での電子とホール濃度の不均衡が大幅に解消され、再結合確率が増大する。実際に、図3に本設計指針に基づいて作製された深紫外LEDの実験的に求めたCIEを示すが、歪み導入ピエゾ電界を用いた本提案手法により、深紫外LEDのキャリア注入効率を大幅に向上（約2倍）できることを実証した。また、更なる高出力化に向けたデバイス・パッケージ構造の要素技術開発についても昨年度に引き続き実施し、深紫外LEDの世界最高出力を更新（光出力650 mW超）することに成功した。これらの成果については、J. Phys. D: Appl. Phys.誌53, 505107（2020年）、日本経済新聞（2020年8月2日）及び日経エレクトロニクス誌（2020年6月号）などに掲載された。図2（a） 深紫外LEDデバイス断面構造における電界分布及び（b） ホール濃度の理論計算結果4(a) (b)図3 深紫外LEDの実験的に求めたキャリア注入効率（CIE）3.8 未来ICT研究所
元のページ ../index.html#97