1213●フロンティアサイエンス分野較して高いことが、様々な高周波デバイス特性を律速していることが分かっていた。そのため令和3年度、寄生アクセス抵抗を低減し、高周波デバイス特性を改善することを目的として、セルフアラインゲートGa2O3 MOSFET構造を設計した。次に、本デバイス構造を作製するのに必要となる微細リセスエッチング及びゲート作製プロセスの開発を行った。図2に、リセス部分に作製した微細ゲート電極の走査型電子顕微鏡像を示す。令和4年度は、令和3年度から引き続き、セルフアラインゲート Ga2O3 MOSFETの作製、デバイス特性評価を行い、優れた高周波デバイス特性の実現を目指す。3.直接接合技術によるGa2O3/Siヘテロ接合ダイオード開発本課題は、格子不整合が生じる単結晶材料同士の場合、従来のエピタキシャル成長では実現が困難な高品質ヘテロ接合構造を、表面活性化接合技術により作製を試みるという探索的研究である。令和3年度、表面活性化接合技術を用いて、n-Ga2O3基板とn-Si基板の直接接合を行った。そして、n-Ga2O3/n-Si接合基板を用いて、図3（a）、（b）に模式図を示す縦型ヘテロ構造を作製し、構造及び電気的特性を評価した。図3（c）に示す接合部分の断面透過型電子顕微鏡像から、厚さ2 nm程度の極薄アモルファス領域が形成された高品質な界面が得られていることが分かった。また、作製したヘテロ構造の電流–電圧、容量–電圧特性から、n-Ga2O3/n-Si接合界面にはエネルギー障壁が形成されていることが分かった。さらに、ヘテロ接合界面の伝導帯バンドオフセット、帯電界面準位密度等の物性パラメータの抽出にも成功した。今後、令和3年度開発したデバイスプロセス及び確立した評価技術を用いて、より実用的に求められるn-Ga2O3/p-Si接合構造、さらにはn-Ga2O3とSi以外の半導体材料とのヘテロ接合構造の作製、電気的特性評価へと研究展開していく予定である。図2 リセス部分に作製した微細ゲート電極の走査型電子顕微鏡像図3 表面活性化接合により作製した n-Si (100)/n-Ga2O3 (001) ヘテロ構造の (a) 断面模式図、(b) 平面図、(c) 接合界面の透過型電子顕微鏡像図1 階段状トレンチフィールドプレートを有するGa2O3ショットキーバリアダイオードの (a) 断面模式図、(b) 逆方向電流–電圧特性（a）（b）3.5.2 小金井フロンティア研究センター
元のページ ../index.html#129